7月10日消息，JEDEC今天正式發(fā)布了LPDDR6內(nèi)存標(biāo)準(zhǔn)，規(guī)范編號JESD209-6.可顯著提升移動設(shè)備、AI應(yīng)用的性能、能效、安全。

　　性能方面，LPDDR6采用雙子通道架構(gòu)，保持最小訪問間隔32字節(jié)的同時，允許更靈活的操作。

　　1、每顆裸片(Die)支持兩個子通道，每個子通道分為12個數(shù)據(jù)信號線(DQ)，優(yōu)化通道性能。

　　2、每個子通道包含4個指令/尋址(CA)指令，優(yōu)化減少焊球數(shù)量，改進數(shù)據(jù)訪問速度。

　　3、支持靜態(tài)能效模式，可支持更大容量，最大化利用bank資源。

　　4、支持彈性數(shù)據(jù)訪問，實時突發(fā)長度控制，支持32/64字節(jié)訪問。

　　5、支持動態(tài)寫入NT-ODT(非目標(biāo)片上終止)，可以根據(jù)負(fù)載需求調(diào)整ODT，改進信號完整性。

　　不過，JEDEC并未規(guī)定LPDDR6的數(shù)據(jù)傳輸率(頻率)，根據(jù)此前說法起步就超過了10Gbps，可以達到10667Mpbps，而最高可以做到14400Mbps，也可以說是14.4GHz。

　　相比之下，LPDDR5起步為6400Mbps，LPDDR5X提升至8533Mpbs，SK海力士自己做的LPDDR5T則能跑到9600Mbps。

　　能效方面，LPDDR6進一步降低了電壓和功耗，采用VDD2供電，并且采用雙電源供電。

　　其他節(jié)能特性還有：

　　1、交替時鐘命令輸入，提高性能和能效。

　　2、低功耗動態(tài)電壓頻率吊證(DVFSL)，在低頻率運行時減少VDD2供電，從而節(jié)省功耗。

　　3、動態(tài)效率模式，采用單個子通道接口，適合低功耗、低帶寬場景。

　　4、支持部分自刷新、主動刷新，降低刷新功耗。

　　安全性和可靠性方面，LPDDR6也有了很大的提升。

　　1、支持每行激活計數(shù)(PRAC)，支持內(nèi)存數(shù)據(jù)完整性。

　　2、支持預(yù)留元模式(Carve-Out Meta)，通過為關(guān)鍵任務(wù)分配特定內(nèi)存區(qū)域，提高整體系統(tǒng)可靠性。

　　3、支持可編程鏈路保護機制、ECC糾錯校驗。

　　4、支持命令/地址(CA)奇偶校驗、錯誤擦洗、寸內(nèi)自測試(MBIST)，以增強錯誤檢測能力和系統(tǒng)可靠性。

　　Advantest、Cadence、Synopsys、三星、SK海力士、美光、高通、聯(lián)發(fā)科等半導(dǎo)體測試廠商、內(nèi)存芯片廠商、終端廠商都表達了對LPDDR6的支持和期待。

　　至于LPDDR6內(nèi)存何時落地，估計就看下半年的新一代驍龍、天璣平臺了!